인생사 새옹지마

UVM에 사용되는 구성 요소들은 모두 UVM 라이브러리에 있는 class를 상속 받아 작성되며, 이것을 base class라고 지칭하겠습니다. 오늘은 이러한 base class에 대해 알아보겠습니다.(사진 및 내용은 이곳을 참고했습니다: https://www.chipverify.com/tutorials/uvm) 아 그 전에, UVM이 뭔지 모르신다면2024.12.26 - [UVM] - [UVM] UVM 검증방법론의 개념과 구조 [UVM] UVM 검증방법론의 개념과 구조안녕하세요. 현업에서 가장 많이 사용되는 반도체 Chip의 (Dynamic)검증 방법론인 UVM에 대해서 글을 작성하도록 하겠습니다. 저는 국내 대기업 S사에서 반도체 검증에 대해서 짧게나마 배운 이력이818won.tistory.com해당 ..

Phase란 무엇인가요?Phase(단계)는 시뮬레이션의 진행을 체계적으로 관리하기 위해 사용됩니다. UVM Phase는 테스트벤치의 동작을 구조화하고, 특정 작업을 순차적으로 수행하도록 돕는 역할을 합니다. 이는 복잡한 테스트 환경에서 동기화 문제를 줄이고, 코드의 재사용성과 가독성을 높이기 위해 설계되었습니다. -GPT-UVM의 모든 component(driver, agent 등)들은 uvm_component라는 Class에서 파생됩니다. 또한 시뮬레이션할 때, 모든 component들이 동기화되어 각 단계에 따라 순차적으로 작동합니다. 우리는 이것을 synchronizing mechanism을 따른다고 합니다. 그리고 이러한 동기화를 가능하게 해주는 것이 phase 라는 컨셉입니다.Phase가 왜 필..

안녕하세요. 현업에서 가장 많이 사용되는 반도체 Chip의 (Dynamic)검증 방법론인 UVM에 대해서 글을 작성하도록 하겠습니다. 저는 국내 대기업 S사에서 반도체 검증에 대해서 짧게나마 배운 이력이 있습니다. 당시 이 사이트https://www.chipverify.com/tutorials/uvm를 많이 참고했으며, 앞으로 글을 작성할 때도 많이 참고할 예정입니다.UVM이란 무엇인가?UVM(Universal Verification Methodology)은 반도체 칩 설계 검증을 위해 사용되는 표준화된 검증 방법론입니다. UVM은 시스템 설계 및 검증 언어인 SystemVerilog를 기반으로 하며, 복잡한 반도체 설계를 효과적으로 검증하기 위해 검증 환경을 구축하고 관리하는 데 사용됩니다.    -G..